APP下载
机会在手,求职信息实时掌握
    Alternate Text
    APP下载
    Alternate Text
    微信公众号
    Alternate Text
    小程序
当前位置:首页> 列表 >职位详情
uvm验证工程师
面议 5年以上 本科
  • 全勤奖
  • 节日福利
  • 不加班
  • 周末双休
  • 交通补助午餐补助节日礼物
西安航天寰星电子科技有限公司 2024-03-25 07:36:25 2061人关注
职位描述
该职位还未进行加V认证,请仔细了解后再进行投递!
职位描述:
岗位职责:
1.根据设计规范,负责验证计划和验证目标定义。
2.测试平台开发(建模,断言,检查器,监视器,记分板,回归,覆盖),测试用例开发(序列,vrad)和集成。
3.使用随机验证方法(vmm,ovm,uvm,erm)
4.作为独立的验证工程师,检查soc模块级和芯片级的设计功能。
5.作为前端和后端工程师的接口,优化或审查设计架构和实现。
6.根据设计规范或外部/内部ip集成进行的verilog或vhdl编码。
7.使用门级verilog或vhdl网表支持后仿真。
任职要求:
1.微电子,电子工程或相关领域的学士,硕士或博士,2年以上的验证工作经验。
2.具有验证语言的经验(specman /e-language,system-verilog,vera)
3.具有rtl编码和模拟器的经验(modelsim,nc-sim)。
4.脚本语言的基本知识(perl,tcl,c语言等)
5.了解ble和wifi基带架构,arm,ahb架构是一个优势。
6.了解基带芯片外设(usb2.0 / usb3.0,ssic,mipi)是一个优势。
7.良好的英语能力
联系方式
注:联系我时,请说是在长安人才网上看到的。
工作地点
地址:西安-雁塔区
求职提示:用人单位发布虚假招聘信息,或以任何名义向求职者收取财物(如体检费、置装费、押金、服装费、培训费、身份证、毕业证等),均涉嫌违法,请求职者务必提高警惕。
top
投递简历
马上投递
更多岗位等你来挑选   加入长安人才网,发现更好的自己
投递简历
马上投递
提示
该职位仅支持官方网站投递
关闭 去投递

若您已有简历,可直接登录登录

  • 省份

    注:0表示面议
    获取验证码
    保存并投递